SDH Framer & Cross-Connect IP
集成成帧 (Framer)、指针处理 (Pointer) 与高低阶交叉 (HO/LO XC) 的全功能单芯片方案。完美替代 PMC-Sierra 等传统 DXC 芯片与 ADM 核心逻辑，无需修改原有背板设计。
ITU-T G.707
HO/LO XC
STM-1/4/16
ESSI Interface
内部逻辑架构 (Block Diagram)
本图展示了 SDH/SONET 成帧器与交叉连接矩阵的全硬件处理流水线。涵盖从底层 SerDes PHY 到高阶/低阶通道的解复用与交叉处理，最后通过 ESSI (Expanded Serial System Interface) 接口与外部系统无缝对接。
核心能力参数 (Key Capabilities)
| 功能参数 | 能力指标 | 备注 |
|---|---|---|
| 光口速率 | STM-1 / 4 / 16 | Configurable |
| 高阶交叉 (HO-XC) | 128 x 128 VC-4 | Non-blocking |
| 低阶交叉 (LO-XC) | 2 x 1008 x 1008 | VC-12 Granularity |
详细的光口速率、交叉容量与指针处理能力指标。
核心特性 / Key Features
Overhead Processor
负责帧头定位（A1/A2）、解扰码、以及再生段（RSOH）和复用段（MSOH）开销的提取与插入。支持 CPU 读写。
AUPP (高阶指针)
处理 AU-4 指针。适应时钟频偏，执行正/负调整，生成新 AU 指针，确保 VC-4 净荷无损传输。
TUPP (低阶指针)
处理 TU-12 指针。在 VC-4 解复用后，对内部 63 个 VC-12 容器独立进行指针解释与调整。
HO/LO Cross Connect
全线速无阻塞交叉备份。支持 VC-4 和 VC-12 颗粒度交换，支持广播与环回模式。
资源占用 / Resource Utilization
| FPGA Family | LUTs / Logic | Registers | BRAM / Note |
|---|---|---|---|
| Artix-7 100T | ~ 3,200 | - | 4 (STM-4 HO-XC Only) |
| Kintex-7 160T | ~ 14,500 | - | 32 (STM-16 Full HO/LO) |
交付件清单 / Deliverables
✓ Encrypted Netlist (ngc/edif)
✓ SDC Timing Constraints
✓ Verilog RTL Source Code
✓ User Manual (PDF)
✓ Reference Design (Vivado)