100BASE-FX Soft-PHY IP Core
无需外部 PHY 芯片，直接驱动 SFP 光模块的纯逻辑解决方案。集成了 4B/5B 编码、NRZI 转换及 CDR 时钟恢复，为工业以太网设备显著降低 BOM 成本。
IEEE 802.3u
BOM Saver
Direct SFP Drive
Low Resource
成本优势 (Cost Saving)
TRADITIONAL DESIGN
FPGA
MAC
MAC
PHY Chip
($$)
Optical
SFP
SFP
FPGAplus
SOFT-PHY DESIGN
FPGA
MAC
Soft PHY
Optical
SFP
SFP
Save ~$$ per port
传统架构需要外置独立的 PHY 芯片（左图），而 FPGAplus 的 Soft-PHY 设计（右图）可直接利用 FPGA 的普通低速 IO 驱动 SFP 光模块，单端口可显著降低 BOM 成本，并在多口交换机应用中节省大量布线空间。
核心特性 / Key Features
PCS + PMA 层实现
完整实现物理编码子层 (PCS) 的 4B/5B 编码与 PMA 层的 NRZI 转换，符合 IEEE 802.3u 规范。
数字时钟恢复 (CDR)
内置全数字 CDR 逻辑，利用 FPGA 的 4x 过采样技术从光信号中提取 125MHz 时钟。
标准 MAC 接口
向上层逻辑提供标准的 MII (Media Independent Interface) 接口，可无缝对接任何开源 MAC 核。
信号检测 (Signal Detect)
支持光模块的 SD (Signal Detect) 信号去抖动与链路状态机控制，包含远端故障指示 (FEFI)。
资源占用 / Resource Utilization
| FPGA Family | LUTs / Logic | Registers | BRAM / Note |
|---|---|---|---|
| Xilinx Artix-7 | ~ 550 | ~ 480 | Very Low |
| Intel Cyclone IV/V | ~ 400 LEs | ~ 450 | Very Low |
| Lattice iCE40 | ~ 650 LCs | ~ 500 | Ultra Low |
接口定义 / Pinout
Group A
- TX_P / TX_N LVDS Out
- RX_P / RX_N LVDS In
- SFP_SD LVTTL In
- SFP_TX_DIS LVTTL Out
Group B
- MII_TX_CLK Input
- MII_TXD[3:0] Input
- MII_RX_CLK Output
- MII_RXD[3:0] Output
交付件清单 / Deliverables
✓ Encrypted Netlist (ngc/edif)
✓ SDC Timing Constraints
✓ Verilog RTL Source Code
✓ User Manual (PDF)
✓ Reference Design (Vivado)